DIALOG(R) File 347: JAPIC (c) 2000 JPO & JAPIO. Ali rts. reserv.

05720754 **Image available**

ELECTRON EMITTING ELEMENT, ELECTRON SOURCE AND IMAGE FORMING DEVICE USING THE ELEMENT, AND MANUFACTURE THEREOF

PUB. NO.: 10-003854 A]

PUBLISHED: January 06, 1998 (19980106)

INVENTOR(s): TAKADA KAZUHIRO

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 08-172884 [JP 96172884] FILED: June 13, 1996 (19960613)

INTL CLASS: [6] H01J-009/02; H01J-001/30; H01J-031/12

JAPIO CLASS: 42.3 (ELECTRONICS -- Electron Tubes); 29.4 (PRECISION

INSTRUMENTS -- Business Machines); 30.2 (MISCELLANEOUS GOODS
-- Sports & Recreation); 42.2 (ELECTRONICS -- Solid State

Components); 44.4 (COMMUNICATION -- Telephone); 44.6

(COMMUNICATION -- Television); 44.9 (COMMUNICATION -- Other);

45.3 (INFORMATION PROCESSING -- Input Output Units)

JAPIO KEYWORD: R003 (ELECTRON BEAM); R004 (PLASMA); R012 (OPTICAL FIBERS);

R020 (VACUUM TECHNIQUES); R044 (CHEMISTRY -- Photosensitive Resins); R101 (APPLIED ELECTRONICS -- Video Tape Recorders, VTR); R102 (APPLIED ELECTRONICS -- Video Disk Recorders, VDR); R107 (INFORMATION PROCESSING -- OCR & OMR Optical Readers);

R108 (INFORMATION PROCESSING -- Speech Recognition &

Synthesis); R139 (INFORMATION PROCESSING -- Word Processors)

ABSTRACT

PROBLEM TO BE SOLVED: To provide a surface conductive electron emitting element, which can be easily and efficiently activated and which is stabilized and be easily controlled, by distributing the fine particles in a narrow clearance formed in a conductive film by the fine working technique.

SOLUTION: After washing a substrate 1, element electrode material is deposited, and element electrodes 2, 3 are formed on the substrate 1 by photolithography. A mask is formed on the substrate 1 provided with the electrodes 2, 3, and a metal thin film is formed by vacuum deposition or the like, and etching or the like is performed so as to form a patterned conductive film 4. Next, a narrow clearance is formed at a central part of the film 4 positioned between the electrodes 2, 3 by the fine working technique. The whole of the film 4, which includes the surface and the narrow clearance, is uniformly irradiated with ions, and the conductive film material is sputtered so as to distribute the fine particles in the narrow clearance, and an electron emitting part 5 is thereby formed. Activation process is performed. This processing is performed by repeating application of pulse in an atmosphere containing organic gas.

linder on

DIALOG(R) File 345:Inpace Fam. & Legal Stat (c) 2000 EPO. All rts. reserv.

14146889

Basic Patent (No, Kind, Date): JP 10003854 A2 980106 <No. of Patents: 001>

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 10003854 A2 980106 JP 96172884 A 960613 (BASIC)

Priority Data (No, Kind, Date):

JP 96172884 A 960613

PATENT FAMILY:

JAPAN (JP)

Patent (No, Kind, Date): JP 10003854 A2 980106

ELECTRON EMITTING ELEMENT, ELECTRON SOURCE AND IMAGE FORMING DEVICE

USING THE ELEMENT, AND MANUFACTURE THEREOF (English)

Patent Assignee: CANON KK

Author (Inventor): TAKADA KAZUHIRO

Priority (No, Kind, Date): JP 96172884 A 960613 Applic (No, Kind, Date): JP 96172884 A 960613 IPC: * H01J-009/02; H01J-001/30; H01J-031/12

Derwent WPI Acc No: * G 98-116887; G 98-116887

Language of Document: Japanese

4/5/1
DIALOG(R) File 351: DERWENT WPI
(c) 2000 Derwent Info Ltd. All rts. reserv.

011699977 **Image available**
WPI Acc No: 98-116887/199811
XRPX Acc No: N98-093799

Electron emitting element manufacturing method e.g. for electron source used in image forming apparatus - involves forming narrow gap on electrically conductive film using fine processing technique

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week
JP 10003854 A 19980106 JP 96172884 A 19960613 H01J-009/02 199811 B

Priority Applications (No Type Date): JP 96172884 A 19960613 Patent Details:
Patent Kind Lan Pg Filing Notes Application Patent JP 10003854 A 22

Abstract (Basic): JP 10003854 A

The method involves forming first element electrode (2) on a substrate (1). An electrically conductive film (4) is formed between the first electrode and a second electrode (3).

A narrow gap is formed on the electrically conductive film using fine processing technique. An electron emission part (5) is formed on the narrow gap by activation.

ADVANTAGE - Forms homogeneous narrow gap, reliably. Reduces introductory gas pressure. Does not require heat treatment for activation. Attains superior image forming apparatus. Stabilises operation.

Dwg.1/15

Title Terms: ELECTRON; EMIT; ELEMENT; MANUFACTURE; METHOD; ELECTRON; SOURCE; IMAGE; FORMING; APPARATUS; FORMING; NARROW; GAP; ELECTRIC; CONDUCTING; FILM; FINE; PROCESS; TECHNIQUE

Derwent Class: V05

International Patent Class (Main): H01J-009/02

International Patent Class (Additional): H01J-001/30; H01J-031/12

File Segment: EPI

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号

特開平10-3854

(43)公開日 平成10年(1998) 1月6日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H01J	9/02		•	H01J	9/02	В	
	1/30				1/30	В	
	31/12				31/12	С	

審査請求 未請求 請求項の数26 FD (全 22 頁)


特願平8-172884	(71)出額人	000001007		
		キヤノン株式会社		
平成8年(1996)6月13日		東京都大田区下丸子3丁目30番2号		
	(72)発明者	高田 一広		
		東京都大田区下丸子3丁目30番2号 キヤ		
	1	ノン株式会社内		
	(74)代理人	弁理士 豊田 善雄 (外1名)		
		平成8年(1996)6月13日 (72)発明者		


(54) 【発明の名称】 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法

(57)【要約】

【課題】 リーク領域及び不活性領域が存在し、均一な電子放出特性が得られなかった。

【解決手段】 基板1上の素子電極2,3間を連絡する 導電性膜4を形成する工程と、微細加工技術によって導 電性膜4に狭間隙を形成する工程と、高速イオンビーム によって狭間隙に導電性膜の構成物質を主成分とする微 粒子を形成する工程と、微粒子を形成した狭間隙に電子 放出部5を形成する活性化工程とを有する。





【特許請求の範囲】

【請求項1】 基板上に素子電極を形成すると共に、素 子電極間を連絡する導電性膜を形成する工程と、

微細加工技術によって導電性膜に狭間隙を形成する工程 と、

高速イオンを照射して狭間隙内に導電性膜を構成する物質を主成分とする微粒子を形成する工程と、

微粒子を形成した狭間隙内に電子放出部を形成する活性 化工程とを有することを特徴とする電子放出素子の製造 方法。

【請求項2】 微細加工技術が集束イオンビーム技術またはフォトリソグラフィ技術であることを特徴とする請求項1の電子放出素子の製造方法。

【請求項3】 高速イオンを照射する手段が、集東イオンビーム技術であることを特徴とする請求項1または2の電子放出素子の製造方法。

【請求項4】 活性化工程が、有機物質の存在下で素子電極間に電圧を印加して行われることを特徴とする請求項1ないし3いずれかの電子放出素子の製造方法。

【請求項5】 活性化工程において、狭間隙に炭素を主 20 成分とする堆積物が形成されることを特徴とする請求項 4の電子放出素子の製造方法。

【請求項6】 狭間隙の炭素を主成分とする堆積物が、 グラファイトまたはアモルファスカーボンもしくはそれ らの混合物であることを特徴とする請求項5の電子放出 素子の製造方法。

【請求項7】 活性化工程の後に、活性化工程より高い 真空度下で表面伝導型電子放出素子に電圧を印加する安 定化工程を有することを特徴とする請求項4ないし6い ずれかの電子放出素子の製造方法。

【請求項8】 請求項1ないし7いずれかの方法で製造されたことを特徴とする電子放出素子。

【請求項9】 素子電極が同一面上に形成された平面型であることを特徴とする請求項8の電子放出素子。

【請求項10】 素子電極が絶縁層を介して上下に位置し、該絶縁層の側面に電子放出部を含む導電性膜が形成された垂直型であることを特徴とする請求項8の電子放出素子。

【請求項11】 複数の電子放出素子を備えた電子源の 製造方法において、

基板上に複数対の素子電極を形成すると共に、各対の素 子電極間を連絡する導電性膜を形成する工程と、

微細加工技術によって各導電性膜に狭間隙を形成する工程と、

高速イオンを照射して各狭間隙内に導電性膜を構成する 物質を主成分とする微粒子を形成する工程と、

微粒子を形成した各狭間隙内に電子放出部を形成する活性化工程とを有することを特徴とする電子源の製造方法。

【請求項12】 微細加工技術が集束イオンビーム技術 50 形成装置の製造方法。

またはフォトリソグラフィ技術であることを特徴とする 請求項11の電子源の製造方法。

【請求項13】 高速イオンを照射する手段が、集束イオンビーム技術であることを特徴とする請求項11または12の電子源の製造方法。

【請求項14】 活性化工程が、有機物質の存在下で各対の素子電極間に電圧を印加して行われることを特徴とする請求項11ないし13いずれかの電子源の製造方法。

10 【請求項15】 活性化工程において、各狭間隙に炭素 を主成分とする堆積物が形成されることを特徴とする請 求項14の電子源の製造方法。

【請求項16】 各狭間隙の炭素を主成分とする堆積物が、グラファイトまたはアモルファスカーボンもしくはそれらの混合物であることを特徴とする請求項15の電子源の製造方法。

【請求項17】 活性化工程の後に、活性化工程より高い真空度下で各電子放出素子に電圧を印加する安定化工程を有することを特徴とする請求項14ないし16いずれかの電子源の製造方法。

【請求項18】 請求項11ないし17いずれかの方法 で製造されたことを特徴とする電子源。

【請求項19】 各電子放出素子が、その素子電極が同一面上に形成された平面型であることを特徴とする請求項18の電子源。

【請求項20】 各電子放出素子が、その素子電極が絶縁層を介して上下に位置し、該絶縁層の側面に電子放出部含む導電性膜が形成された垂直型であることを特徴とする請求項18の電子源。

30 【請求項21】 複数の電子放出素子を配列した素子列 を少なくとも1列以上有し、各電子放出素子を駆動する ための配線がマトリクス配置されていることを特徴とす る請求項18ないし20いずれかの電子源。

【請求項22】 複数の電子放出素子を配列した素子列を少なくとも1列以上有し、各電子放出素子を駆動するための配線がはしご状配置されていることを特徴とする請求項18ないし20いずれかの電子源。

【請求項23】 請求項18ないし22いずれかの電子源と、該電子源からの電子線の照射により画像を形成す 40 る画像形成部材とを有することを特徴とする画像形成装置。

【請求項24】 請求項18ないし22いずれかの電子源と、該電子源から放出される電子線を情報信号に応じて変調する変調手段と、該電子源からの電子線の照射により画像を形成する画像形成部材とを有することを特徴とする画像形成装置。

【請求項25】 請求項18ないし22いずれかの電子源と、該電子源からの電子線の照射により画像を形成する画像形成部材とを組み合わせることを特徴とする画像形成装置の製造方法

2

【請求項26】 請求項18ないし22いずれかの電子源と、該電子源から放出される電子線を情報信号に応じて変調する変調手段と、該電子源からの電子線の照射により画像を形成する画像形成部材とを組み合わせることを特徴とする画像形成装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子放出素子、これを用いた電子源、表示装置や露光装置等の画像形成装置、更には該電子放出素子、電子源及び画像形成装置の 10 製造方法に関する。

[0002]

【従来の技術】従来、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子の2種類が知られている。冷陰極電子放出素子には電界放出型(以下、「FE型」と称す。)、金属/絶縁層/金属型(以下、「MIM型」と称す。)や表面伝導型電子放出素子等が有る。

【0003】FE型の例としては、W. P. Dyke and W. W. Dolan, "Field Emis sion", Advance in Electron Physics, 8, 89 (1956) あるいはC. A. Spindt, "Physical Properties of thin-filmfield emission cathodes withmolyb denum cones", J. Appl. Phys., 47, 5248 (1976) 等に開示されたものが知られている。

【0004】MIM型の例としては、C. A. Mead, "Operation of Tunnel-Emission Devices", J. Appl. Phys., 32,646 (1961) 等に開示されたものが知られている。

【0005】表面伝導型電子放出素子の例としては、 M. I. Elinson, RadioEng. Elec tron Phys., 10, 1290 (1965)等 に開示されたものがある。

【0006】表面伝導型電子放出素子は、絶縁性基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるSnO2薄膜を用いたもの、Au薄膜によるもの [G. Dittmer: "ThinSolid Films", 9,317(1972)]、In2O3/SnO2薄膜によるもの [M. Hartwell and C. G. Fonstad: "IEEE Trans. ED Conf.",519(1975)]、カーボン薄膜によるもの [荒木久 他:真空、第26巻、第1号、22頁(1983)]等が報告されている。

【0007】これらの表面伝導型電子放出素子の典型的 50

を例として、前述のM.ハートウェルの素子構成を図15に模式的に示す。同図において1は基板である。4は 導電性膜で、H型形状のパターンに形成された金属酸化物薄膜等からなり、後述の通電フォーミングと呼ばれる 通電処理により電子放出部5が形成される。尚、図中の素子電極間隔しは、0.5~1 mm、W'は、0.1 m mで設定されている。

【0008】これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性膜4を予め通電フォーミングと呼ばれる通電処理によって電子放出部5を形成するのが一般的である。即ち、通電フォーミングとは、前記導電性膜4の両端に電圧を印加通電し、導電性膜4を局所的に破壊、変形もしくは変質させて構造を変化させ、電気的に高抵抗な状態の電子放出部5を形成する処理である。尚、電子放出部5では導電性膜4の一部に亀裂が発生しており、その亀裂付近から電子放出が行われる。

【0009】上述の表面伝導型電子放出素子は、構造が 単純であることから、大面積に亙って多数素子を配列形成できる利点がある。そこで、この特徴を活かすための 種々の応用が研究されている。例えば、荷電ビーム源、 表示装置等の画像形成装置への利用が挙げられる。

【0010】従来、多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の表面伝導型電子放出素子の両端(両素子電極)を配線(共通配線とも呼ぶ)にて夫々結線した行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙げられる(例えば、特開昭64-31332号公報、特開平1-283749号公報、同2-257552号公報)。

【0011】また、特に表示装置においては、液晶を用いた表示装置と同様の平板型表示装置とすることが可能で、しかもバックライトが不要な自発光型の表示装置として、表面伝導型電子放出素子を多数配置した電子源と、この電子源からの電子線の照射により可視光を発光する蛍光体とを組み合わせた表示装置が提案されている(アメリカ特許第5066883号明細書)。

【0012】尚、従来、多数の表面伝導型電子放出素子より構成された電子源より、電子放出させ、蛍光体の発光をさせる素子の選択は、上述の多数の表面伝導型電子放出素子を並列に配置し結線した配線(行方向配線と呼ぶ)と、行方向配線と直交する方向に(列方向と呼ぶ)該電子放出素子と蛍光体間の空間に設置された制御電極(グリッドと呼ぶ)への適当な駆動信号によるものである(例えば、本出願人による特開平1-283749号公報等参照)。

[0013]

【発明が解決しようとする課題】ところで、従来の表面 伝導型電子放出素子及びその応用に際して、電子放出部 5を形成するには、導電性膜4を通電処理や熱処理し、 該導電性膜4の一部を局所的に破壊、変形もしくは変質 せしめるフォーミング処理を行っている。

【0014】一般に、導電性膜4の破壊、変形、変質過程は、導電性膜4の膜質、基板1の種類、基板1の表面状態、導電性膜4が触れている雰囲気などに大きく依存する。そのため、通電処理、熱処理のいずれの方法を用いたとしても、生成される破壊領域、もしくは変形、変質領域の幅には、ある程度のばらつきがあり、例えば10nmから1000nmのばらつきが生ずる場合がある。

【0015】このような破壊、変形領域の幅にばらつきのある表面伝導型電子放出素子に対して、後述する活性化工程を施した場合には、ほとんどの領域で電子放出を可るものの、極端に狭い破壊、変形領域は電気的な抵抗が極端に小さくなり、素子電流こそ流れるものの、電子放出を可らなくなってしまったり、逆に極端に広い領域では電気的な抵抗が極端に大きくなり、素子電流も流れず、電子放出も可らなくなってしまう。よって、異なる素子間でのばらつきは、非常に大きくなってしまう場合があった。以下、電気抵抗が小さすぎて電子放出を可らない領域を「リーク領域」と称し、電気抵抗が大き過ぎて電子放出を可らない領域を「不活性領域」と称する。

【0016】また、通電処理によって作成された破壊、変形領域を用いて電子放出部5を形成する方法では、電子放出部5の微視的構造を制御することが困難であり、同一素子における電子放出部5の活性化処理の進行のばらつきが大きくなる場合があり、均一な電子放出特性を与える製造方法としては、不都合であった。

【0017】そのため、より均一な電子放出特性を得るため、又、より高効率な表面伝導型電子放出素子を得る30ため、リーク領域及び不活性領域を少なくすること、且つ、同一素子における電子放出を可る領域間でのばらつきを最低限に抑えることが必要である。

【0018】本発明は、集束イオンビーム等の微細加工技術によって導電性膜に形成される狭間隙内に微粒子を分散させることで、活性化を容易かつ効率的に行うことができ、均一で制御しやすい表面伝導型電子放出素子が得られるようにすると共に、低電流で明るく高品位な画像が得られる画像形成装置を得ることを目的とする。

[0019]

【課題を解決するための手段】請求項1~7の発明は、表面伝導型電子放出素子の製造方法に関する発明で、基板上に素子電極を形成すると共に、素子電極間を連絡する導電性膜を形成する工程と、微細加工技術によって導電性膜に狭間隙を形成する工程と、高速イオンを照射して狭間隙内に導電性膜を構成する物質を主成分とする微粒子を形成する工程と、活性化工程とを有する点に特徴を有するものである。

【0020】請求項8~10の発明は、上記製造方法で得られる表面伝導型電子放出素子に関する発明である。

【0021】請求項11~17の発明は、上記表面伝導型電子放出素子を複数個備えた電子源の製造方法に関する発明で、複数の表面伝導型電子放出素子を備えた電子源の製造方法において、基板上に複数対の素子電極を形成すると共に、各対の素子電極間を連絡する導電性膜を形成する工程と、微細加工技術によって各導電性膜に狭間隙を形成する工程と、高速イオンを照射して各狭間隙内に導電性膜を構成する物質を主成分とする微粒子を形

10 ものである。 【0022】請求項18~22の発明は、上記製造方法 で得られる電子源に関する発明である。

【0023】更に、請求項23~26の発明は、上記電子源を用いた画像形成装置及びその製造方法に関する発明である。

成する工程と、活性化工程とを有する点に特徴を有する

【0024】本発明によれば、微細加工技術によって導電性膜に形成された狭間隙内に均一に微粒子が分散されているので、表面伝導型電子放出素子の活性化の進行が極めて早く、活性化を均一に行うことができ、異なる素子間での活性化を均一にすることができる。

【0025】また、本発明によれば、素子長さに相当する全領域から電子放出し、且つ各表面伝導型電子放出素子の電子放出特性が極めて均一であることから、均一性の高い画像形成装置を実現することができる。

【0026】さらに、表面伝導型電子放出素子にリーク 領域が存在しないため、電子放出効率が高く、低い消費 電力で高輝度な画像形成装置を実現することができるも のである。

[0027]

80 【発明の実施の形態】次に、本発明の好ましい実施態様を示す。

【0028】本発明を適用し得る電子放出素子は、先述 したような冷陰極型の電子放出素子に分類されるもの で、それらの中でも表面伝導型の電子放出素子と云え る

【0029】本発明を適用し得る表面伝導型電子放出素子の基本的構成には大別して、平面型及び垂直型の2つがある。

【0030】まず、平面型の表面伝導型電子放出素子に 40 ついて説明する。

【0031】図1は、本発明の平面型の表面伝導型電子 放出素子の一構成例を示す模式図であり、図1(a)は 平面図、図1(b)は断面図である。図1において、1 は基板、2と3は素子電極、4は導電性膜、5は電子放 出部である。

【0032】基板1としては、石英ガラス、Na等の不 純物含有量を減少させたガラス、青板ガラス、青板ガラ スにスパッタ法等によりSiOzを積層した積層体、ア ルミナ等のセラミックス及びSi基板等を用いることが 50 できる。

6

【0033】対向する素子電極2、3の材料としては、 一般的な導体材料を用いることができ、例えばNi、C r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等 の金属或は合金及びPd、Ag、Au、RuO2、Pd -Ag等の金属或は金属酸化物とガラス等から構成され る印刷導体、Іп2О3-SпО2等の透明導電体及びポ リシリコン等の半導体導体材料等から適宜選択される。 【0034】素子電極長さW、素子電極2,3の形状等 は、応用される形態等を考慮して、設計される。素子電 極長さWは、電極の抵抗値、電子放出特性を考慮して、 数μπから数百μπの範囲とすることができる。素子電 極2, 3の膜厚dは、数十nmから数μmの範囲とする ことができる。

【0035】電子放出部5は、後述するように、導電性 膜4に狭間隙を形成し、該狭間隙中に微粒子を形成する ことによって作られる。狭間隙は、集束イオンビーム (FIB) やフォトリソグラフィなどの微細加工技術に よって導電性膜4の中央部に形成され、狭間隙の幅が 0. 3μm以下で、かつ狭間隙の幅が略一定でそのばら つきが30%以下となるように形成される。さらに、こ の狭間隙は、素子電極間に10Vの電圧を印加する場合 に該電極間に流れる電流が素子電極長さ100μm当た りO. 1μA以下であるような絶縁された領域として導 電性膜4に形成する。

【0036】導電性膜4には、良好な電子放出特性を得 るために、微粒子で構成された微粒子膜を用いるのが好 ましい。その膜厚は、素子電極2,3へのステップカバ レージ、素子電極2,3間の抵抗値及び後述する活性化 条件等を考慮して適宜設定される。

【0037】導電性膜4を構成する材料としては、例え 30 WPd、Pt、Ru、Ag、Au、Ti、In、Cu、 Cr、Fe、Zn、Sn、Ta、W、Pb、Nb、N i、Mo等の金属、PdO、SnO2、In2O3、Pb O、Sb2O3等の酸化物、HfB2、ZrB2、La B6、CeB6、YB4、GdB4等の硼化物、TiC、Z rC、HfC、TaC、SiC、WCなどの炭化物、T iN、ZrN、HfN等の窒化物、Si、Ge等の半導 体、カーボン等が挙げられる。

【0038】ここで述べる微粒子膜とは、複数の微粒子 が集合した膜であり、その微細構造は、微粒子が個々に 分散配置した状態のみならず、微粒子が互いに隣接、あ るいは重なり合った状態(いくつかの微粒子が集合し、 全体として島状構造を形成している場合も含む)をとっ ている。 微粒子の粒径は、 数オングストロームから数百 nmの範囲、好ましくは、1 nmから20nmの範囲で ある。

【0039】なお、本明細書では頻繁に「微粒子」とい う言葉を用いるので、その意味について説明する。

【0040】小さな粒子を「微粒子」と呼び、これより

もさらに小さく、原子の数が数百個程度以下のものを 「クラスター」と呼ぶことは広く行われている。

【0041】しかしながら、それぞれの境は厳密なもの ではなく、どの様な性質に注目して分類するかにより変 化する。また「微粒子」と「超微粒子」を一括して「微 粒子」と呼ぶ場合もあり、本明細書中での記述はこれに 沿ったものである。

【0042】例えば、「実験物理学講座14 表面・微 粒子」(木下是雄 編、共立出版1986年9月1日発 行)では、「本稿で徴粒子と言うときにはその直径がだ いたい2~3µm程度から10nm程度までとし、特に 超微粒子というときは粒径が10 nm程度から2~3 n m程度までを意味することにする。両者を一括して単に 微粒子と書くこともあってけっして厳密なものではな く、だいたいの目安である。粒子を構成する原子の数が 2個から数十~数百個程度の場合はクラスターと呼 ぶ。」(195ページ 22~26行目)と記述されて いる。

【0043】付言すると、新技術開発事業団の"林・超 微粒子プロジェクト"での「超微粒子」の定義は、粒径 20 の下限はさらに小さく、次のようなものであった。

【0044】「創造科学技術推進制度の"超微粒子プロ ジェクト" (1981~1986)では、粒子の大きさ (径) がおよそ1~100 nmの範囲のものを "超微粒 子"(ultra fine particle)と呼 ぶことにした。 すると 1個の超微粒子はおよそ 100~ 108個くらいの原子の集合体という事になる。原子の 尺度でみれば超微粒子は大~巨大粒子である。」(「超 微粒子--創造科学技術」林主税、上田良二、田崎明

編;三田出版 1988年 2ページ1~4行目)/ 「超微粒子よりさらに小さいもの、すなわち原子が数個 ~数百個で構成される1個の粒子は、ふつうクラスター と呼ばれる」(同書2ページ12~13行目)。

【0045】上記のような一般的な呼び方をふまえて、 本明細書において「微粒子」とは多数の原子・分子の集 合体で、粒径の下限は数オングストローム~1 nm程 度、上限は数μm程度のものを指すこととする。

【0046】電子放出部5には、後述する活性化工程を 行うことにより、雰囲気中に含まれる一部あるいは全て の元素からなる物質が堆積する。この堆積物は、電子放 出特性を支配することが分かっているが、詳細は明らか ではない。

【0047】次に、垂直型の表面伝導型電子放出素子に ついて説明する。

【0048】図2は、本発明の垂直型の表面伝導型電子 放出素子の一構成例を示す模式図であり、図1に示した 部位と同じ部位には図1に付した符号と同一の符号を付 している。21は段さ形成部である。基板1、素子電極 2及び3、導電性膜4、電子放出部5は、前述した平面 も小さなものを「超微粒子」と呼ぶ。「超微粒子」より 50 型表面伝導型電子放出素子の場合と同様の材料で構成す

しい.

ることができる。段さ形成部21は、真空蒸着法、印刷法、スパッタ法等で形成されたSiO2等の絶縁性材料で構成することができる。また、素子電極長さW、導電性膜及び素子電極2,3の形状等は、前述した平面型表面伝導型電子放出素子の場合と同様に設計することができる。段さ形成部21の膜厚は、素子電極間隔しよりも小さくしなければならない。

【0049】本発明の表面伝導型電子放出素子の製造方法としては様々な方法があるが、その一例を図3及び図4に基づいて説明する。尚、図3及び図4においても図 101に示した部位と同じ部位には図1に付した符号と同一の符号を付している。

【0050】1)基板1を洗剤、純水及び有機溶剤等により十分に洗浄した後、真空蒸着法、スパッタ法等により素子電極材料を堆積させた後、フォトリソグラフィ技術により基板1の面上に素子電極2,3を形成する(図3(a))。

【0051】2)素子電極2,3を設けた基板1上にフォトレジストによりマスクを形成し、その上に真空蒸着法、スパッタ法等により金属薄膜を形成した。その後、この金属薄膜にリフトオフ、エッチング等を施し、パターニングされた導電性膜4を形成する(図3(b))。【0052】3)その後、例えば集束イオンビーム(FIB)やフォトリソグラフィなどの微細加工技術を用いて、基板1上の素子電極2,3間に位置する導電性膜4の中央部に狭間隙6を形成する(図3(c),図4(a))。

【0053】4)次に、上記工程で作成された導電性膜4の表面及び狭間隙を含む全体に、均一にイオンを照射し(図4(b))、導電性膜材料をスパッタすることに30より、狭間隙内に微粒子を分散させ、電子放出部5を形成する(図4(c))。狭間隙内の微粒子は、粒径が1nmから3nm程度であり、面積専有率で30~70%程度を占めている。また、この微粒子は、素子電極2,3間に10Vの電圧を印加する場合に、素子電極2,3間に流れる電流が素子電極長さ100μm当たり1μA以下であるように分散される。

【0054】イオン照射法としては、例えば通常の2極 印加するスパッタ法(直流2極スパッタ法、直流バイアス法、非 加させる対称交流スパッタ法、高周波法)や、2極マグネトロン 40 がある。スパッタ法、3極及び4極プラズマスパッタ法、イオン 【006ビームスパッタ法などが挙げられる。 ついて [006]

【0055】スパッタリングの際のイオンビームの入射 角やエネルギー、電流、照射領域等の条件は、微粒子分 散後に上記の条件を満たすように設定される。逆に、上 記条件を満たしてさえいれば、いかなる照射法を用いて もよい。ただし、上記照射法のうちイオンビームスパッ 夕法は、イオンのエネルギー、電流、入射角条件の制御 性に優れている点で好ましく、さらに集束イオンビーム 法はそれに加えて照射領域の制御性が良いためより好ま 50 【0056】特に、狭間隙作製工程と微粒子分散工程の 双方に集束イオンビーム法を用いた場合には、試料の移 動、設置等の必要性が減少されるので、後述する実施例 では集束イオンビーム法を採用している。

【0057】5)次に、活性化工程と呼ばれる処理を施す。活性化工程とは、この工程により、素子電流 If,放出電流 Ieが著しく変化して増加する工程である。

【0058】活性化工程は、例えば、有機物質のガスを 含有する雰囲気下で、図5に示すようなパルスの印加を 繰り返すことで行うことができる。この雰囲気は、例え ば油拡散ポンプやロータリーポンプなどを用いて真空容 器内を排気した場合に雰囲気内に残留する有機ガスを利 用して形成することができる他、イオンポンプなどによ り一旦十分に排気した真空中に適当な有機物質のガスを 導入することによっても得られる。このときの好ましい 有機物質のガス圧は、前述の応用の形態、真空容器の形 状や、有機物質の種類などにより異なるため、場合に応 じ適宜設定される。適当な有機物質としては、アルカ ン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭 化水素類、アルコール類、アルデヒド類、ケトン類、ア ミン類、フェノール、カルボン、スルホン酸等の有機酸 類等を挙げることが出来、具体的には、メタン、エタ ン、プロパンなどCnH2n+2で表される飽和炭化水素、 エチレン、プロピレンなどCnH2n等の組成式で表され る不飽和炭化水素、ベンゼン、トルエン、メタノール、 エタノール、ホルムアルデヒド、アセトアルデヒド、ア セトン、メチルエチルケトン、メチルアミン、エチルア ミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用 できる。この処理により、雰囲気中に存在する有機物質 から、炭素あるいは炭素化合物が素子電極間の狭間隙及 びその周囲に堆積し、素子電流If,放出電流Ieが、 著しく変化するようになる(図3(d))。

【0059】ここで、活性化工程の電圧波形の例を図5 に示す。

【0060】電圧波形は、特にパルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図5(a)に示した手法と、パルス波高値を増加させながらパルスを印加する図5(b)に示した手法がある。

【0061】まず、パルス波高値を定電圧とした場合について図5(a)で説明する。図5(a)におけるT1及びT2は電圧波形のパルス幅とパルス間隔である。矩形波の波高値(活性化時のピーク電圧)は、表面伝導型電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、数分から数十分間電圧を印加する。パルス波形は、図示した矩形波に限定されるものではなく、三角波等の所望の波形を採用することができる。

【0062】次に、パルス波高値を増加させながら電圧

パルスを印加する場合について図5(b)で説明する。 図5 (b) におけるT1及びT2は、図5 (a) に示し たのと同様とすることができ、三角波の波高値(ピーク 電圧)は、徐々に増加させる。波高値が予め定めた値に 達したのちは、波高値を一定に固定しても良い。パルス 波形は、図示した三角波に限定されるものではなく、矩 形波等の所望の波形を採用することができる。

【0063】活性化工程の終了判定は、素子電流 If及 び/または放出電流 I e を測定しながら、適宜行う。な お、パルス幅、パルス間隔、パルス波高値などは適宜設 10 定される。

【0064】炭素及び炭素化合物とは、例えばグラファ イト(いわゆるHOPG, PG, GCを包含するもの で、HOPGはほぼ完全なグラファイト結晶構造、PG は結晶粒が20nm程度で結晶構造がやや乱れたもの、 GCは結晶粒が2nm程度になり結晶構造の乱れがさら に大きくなったものを指す。)、非晶質カーボン(アモ ルファスカーボン及び、アモルファスカーボンと前記グ ラファイトの微結晶の混合物を指す。)であり、その膜 厚は、50 n m以下の範囲とするのが好ましく、30 n m以下の範囲とすることがより好ましい。

【0065】6) このような工程を経て得られた電子放 出素子は、安定化工程を行うことが好ましい。この工程 は、真空容器内の有機物質を排気する工程である。真空 容器を排気する真空排気装置は、装置から発生するオイ ルが素子の特性に影響を与えないように、オイルを使用 しないものを用いるのが好ましい。具体的には、ソープ ションポンプ、イオンポンプ等の真空排気装置を挙げる ことが出来る。

【0066】前記活性化の工程で、排気装置として油拡 30 散ポンプやロータリーポンプを用い、これから発生する オイル成分に由来する有機ガスを用いた場合には、この 成分の分圧を極力低く抑える必要がある。真空容器内の 有機成分の分圧は、上記炭素及び炭素化合物がほぼ新た に堆積しない分圧で1×10-8Torr以下が好まし く、さらには1×10⁻¹⁰Torr以下が特に好まし い。このときの加熱条件は、80~250℃好ましくは 150℃以上で、できるだけ長時間処理するのが望まし いが、特にこの条件に限るものではなく、真空容器の大 きさや形状、電子放出素子の構成などの諸条件により適 40 宜選ばれる条件により行う。真空容器内の圧力は極力低 くすることが必要で、1~3×10-7Torr以下が好 ましく、さらには1×10-8Torr以下が特に好まし

【0067】安定化工程を行った後の、駆動時の雰囲気 は、上記安定化処理終了時の雰囲気を維持するのが好ま しいが、これに限るものではなく、有機物質が十分除去 されていれば、圧力自体は多少上昇しても十分安定な特 性を維持することが出来る。

り、新たな炭素あるいは炭素化合物の堆積を抑制でき、 結果として素子電流If,放出電流Ieが、安定する。 【0069】上述した工程を経て得られた本発明を適用 可能な電子放出素子の基本特性について、図6,図7を 参照しながら説明する。

【0070】図6は、真空処理装置の一例を示す模式図 であり、この真空処理装置は測定評価装置としての機能 をも兼ね備えている。図6においても、図1に示した部 位と同じ部位には図1に付した符号と同一の符号を付し ている。

【0071】図6において、55は真空容器であり、5 6は排気ボンプである。真空容器55内には表面伝導型 電子放出素子が配されている。即ち、1は表面伝導型電 子放出素子を構成する基体であり、2及び3は素子電 極、4は導電性膜、5は電子放出部である。また、51 は電子放出素子に素子電圧Vfを印加するための電源、 50は素子電極2,3間の導電性膜4を流れる素子電流 Ifを測定するための電流計、54は素子の電子放出部 6より放出される放出電流 I eを捕捉するためのアノー ド電極、53はアノード電極54に電圧を印加するため の高圧電源、52は電子放出部2より放出される放出電 流Ieを測定するための電流計である。一例として、ア ノード電極54の電圧を1kV~10kVの範囲とし、 アノード電極54と電子放出素子との距離Hを2~8m mの範囲として測定を行うことができる。

【0072】真空容器55内には、不図示の真空計等の 真空雰囲気下での測定に必要な機器が設けられていて、 所望の真空雰囲気下での測定評価を行えるようになって いる。

【0073】排気ポンプ56は、ターボポンプ、ロータ リーポンプ等からなる通常の高真空装置系と、イオンポ ンプ等からなる超高真空装置系とにより構成されでい る。ここに示した電子源基板を配した真空処理装置の全 体は、不図示のヒーターにより250℃まで加熱でき る。従って、この真空処理装置を用いると、前述の活性 化以降の工程も行うことができる。

【0074】図7は、図6に示した真空処理装置を用い て測定された放出電流Ie及び素子電流Ifと、素子電 圧Vfとの関係を模式的に示した図である。図7におい ては、放出電流 I e が素子電流 I f に比べて著しく小さ いので、任意単位で示している。尚、縦・横軸ともリニ アスケールである。

【0075】図7からも明らかなように、本発明を適用 可能な表面伝導型電子放出素子は、放出電流 I e に関し て次の3つの特徴的性質を有する。

【0076】即ち、第1に、本素子はある電圧(しきい 値電圧と呼ぶ;図7中のVth)以上の素子電圧を印加 すると急激に放出電流 I e が増加し、一方しきい値電圧 Vth以下では放出電流Ieが殆ど検出されない。つま 【0068】このような真空雰囲気を採用することによ 50 り、放出電流Ieに対する明確なしきい値電圧Vthを

持った非線形素子である。

【0077】第2に、放出電流Ieが素子電圧Vfに単調増加依存するため、放出電流Ieは素子電圧Vfで制御できる。

【0078】第3に、アノード電極54(図6参照)に 捕捉される放出電荷は、素子電圧Vfを印加する時間に 依存する。つまり、アノード電極54に捕捉される電荷 量は、素子電圧Vfを印加する時間により制御できる。 【0079】以上の説明より理解されるように、本発明 を適用可能な表面伝導型電子放出素子は、入力信号に応 10 じて、電子放出特性を容易に制御できることになる。こ の性質を利用すると複数の電子放出素子を配して構成し た電子源、画像形成装置等、多方面への応用が可能とな る。

【0080】図7においては、素子電流 I f も素子電圧 Vfに対して単調増加する(M I 特性)例を示したが、 素子電流 I f が素子電圧Vfに対して電圧制御型負性抵 抗特性(VCNR特性)を示す場合もある(不図示)。 これらの特性は、前述の工程を制御することで制御でき る。

【0081】以上のような本発明の表面伝導型電子放出 素子の特徴的特性のため、複数の素子を配置した電子源 や画像形成装置等でも、入力信号に応じて、容易に放出 電子量を制御することができることとなり、多方面への 応用ができる。

【0082】本発明を適用可能な電子放出素子の応用例について以下に述べる。本発明を適用可能な表面伝導型電子放出素子を複数個基板上に配列し、例えば電子源あるいは、画像形成装置が構成できる。

【0083】電子放出素子の配列については、種々のも 30 のが採用できる。一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)で、該電子放出素子の上方に配した制御電極(グリッドとも呼ぶ)により、電子放出素子からの電子を制御駆動する梯子状配置のものがある。これとは別に、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線 40 に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。まず単純マトリクス配置について以下に詳述する。

【0084】本発明を適用可能な表面伝導型電子放出素子については、前述したとおり3つの特性がある。即ち、表面伝導型電子放出素子からの放出電子は、しきい値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と幅で制御できる。一方、しきい値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子 50

14

にパルス状電圧を適宜印加すれば、入力信号に応じて、 表面伝導型電子放出素子を選択して電子放出量を制御で きる。

【0085】以下この原理に基づき、本発明を適用可能な電子放出素子を複数配して得られる電子源基板について、図8を用いて説明する。図8において、71は電子源基板、72はX方向配線、73はY方向配線である。74は表面伝導型電子放出素子、75は結線である。尚、表面伝導型電子放出素子74は、前述した平面型あるいは垂直型のどちらであってもよい。

【0086】m本のX方向配線72は、Dx1,Dx2,……,Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は適宜設計される。Y方向配線73は、Dy1,Dy2,……,Dynのn本の配線よりなり、X方向配線72と同様に形成される。これらm本のX方向配線72とn本のY方向配線73との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m,nは、共に正の整20数)。

【0087】不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO₂等で構成される。例えば、X方向配線72を形成した基板71の全面或は一部に所望の形状で形成され、特に、X方向配線72とY方向配線73の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線72とY方向配線73は、それぞれ外部端子として引き出されている。

【0088】表面伝導型電子放出素子74を構成する一 対の素子電極(不図示)は、それぞれm本のX方向配線 72とn本のY方向配線73に、導電性金属等からなる 結線75によって電気的に接続されている。

【0089】配線72と配線73を構成する材料、結線75を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、また夫々異なってもよい。これらの材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。

0 【0090】X方向配線72には、X方向に配列した表面伝導型電子放出素子74の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線73には、Y方向に配列した表面伝導型電子放出素子74の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

【0091】上記構成においては、単純なマトリクス配 線を用いて、個別の素子を選択し、独立に駆動可能とす ることができる。

40

16

【0092】このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図9と図10及び図11を用いて説明する。図9は、画像形成装置の表示パネルの一例を示す模式図であり、図10は、図9の画像形成装置に使用される蛍光膜の模式図である。図11は、NTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。

【0093】図9において、71は電子放出素子を複数配した電子源基板、81は電子源基板71を固定したリアプレート、86はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレートである。82は支持枠であり、該支持枠82には、リアプレート81、フェースプレート86がフリットガラス等を用いて接続されている。88は外囲器であり、例えば大気中あるいは窒素中で、400~500℃の温度範囲で10分間以上焼成することで、封着して構成される。【0094】74は、図1に示したような電子放出素子である。72、73は、表面伝導型電子放出素子である。72、73は、表面伝導型電子放出素子の一対の素子電極と接続されたX方向配線及びY方向配線ある。

【0095】外囲器88は、上述の如く、フェースプレート86、支持枠82、リアプレート81で構成される。リアプレート81は主に基板71の強度を補強する目的で設けられるため、基板71自体で十分な強度を持つ場合は別体のリアプレート81は不要とすることができる。即ち、基板71に直接支持枠82を封着し、フェースプレート86、支持枠82及び基板71で外囲器88を構成してもよい。一方、フェースプレート86とリアプレート81の間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強30度をもつ外囲器88を構成することもできる。

【0096】図10は、蛍光膜を示す模式図である。蛍光膜84は、モノクロームの場合は蛍光体のみで構成することができる。カラーの蛍光膜の場合は、蛍光体の配列により、ブラックストライプ(図10(a))あるいはブラックマトリクス(図10(b))等と呼ばれる黒色導電材91と蛍光体92とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体92間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜84における外光反射によるコントラストの低下を抑制することにある。黒色導電材91の材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。

【0097】ガラス基板83に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法や印刷法等が採用できる。蛍光膜84の内面側には、通常メタルバック85が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート850

6側へ鏡面反射することにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常、「フィルミング」と呼ばれる。)を行い、その後A1を真空蒸着等を用いて堆積させることで作製できる。

【0098】フェースプレート86には、更に蛍光膜8 4の導電性を高めるため、蛍光膜84の外面側に透明電 極 (不図示)を設けてもよい。

【0099】前述の封着を行う際、カラーの場合は各色 蛍光体と電子放出素子とを対応させる必要があり、十分 な位置合わせが不可欠となる。

【0100】図9に示した画像形成装置は、例えば以下のようにして製造される。

【0101】外囲器88内は、前述の安定化工程と同様に、適宜加熱しながら、イオンボンプ、ソープションボンプ等のオイルを使用しない排気装置により不図示の排気管を通じて排気し、10-7Torr程度の真空度の有機物質の十分に少ない雰囲気にした後、封止が成される。外囲器88の封止後の真空度を維持するために、ゲッター処理を行うこともできる。これは、外囲器88の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器88内の所定の位置に配置されたゲッター(不図示)を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、例えば1×10-7Torr以上の真空度を維持するものである。

【0102】次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図11を用いて説明する。図11において、101は画像表示パネル、102は走査回路、103は制御回路、104はシフトレジスタ、105はラインメモリ、106は同期信号分離回路、107は変調信号発生器、V×及びVaは直流電圧源である。

【0103】表示パネル101は、端子D×1乃至D×m、端子Dy1乃至Dyn及び高圧端子87を介して外部の電気回路と接続している。端子D×1乃至D×mには、表示パネル101内に設けられている電子源、即ち、m行n列の行列状にマトリクス配線された表面伝導型電子放出素子群を1行(n素子)づつ順次駆動する為の走査信号が印加される。端子Dy1乃至Dynには、前記走査信号により選択された1行の表面伝導型電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子87には、直流電圧源Vaより、例えば10kVの直流電圧が供給されるが、これは表面伝導型電子放出素子から放出される電子ビームに、

・ 蛍光体を励起するのに十分なエネルギーを付与する為の

40

加速電圧である。

【0104】走査回路102について説明する。同回路は、内部にm個のスイッチング素子(図中、S1乃至Smで模式的に示している)を備えたものである。各スイッチング素子は、直流電圧電源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル101の端子Dx1乃至Dxmと電気的に接続される。各スイッチング素子S1乃至Smは、制御回路103が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素10子を組み合わせることにより構成することができる。

【0105】直流電圧源Vxは、本例の場合には表面伝導型電子放出素子の特性(電子放出しきい値電圧)に基づき、走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。

【0106】制御回路103は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる機能を有する。制御回路103は、同期信号分離回路106より送られる同期信号Tsyncに基づいて、各部に対してTscan, Tsft及びTmryの各制御信号を発生する。

【0107】同期信号分離回路106は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。同期信号分離回路106により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は、便宜上DATA信号と表した。このDATA信号は、シフトレジスタ104に入力される。

【0108】シフトレジスタ104は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路103より送られる制御信号Tsftは、シフトレジスタ動作する(即ち、制御信号Tsftは、シフトレジスタ104のシフトクロックであると言い換えてもよい。)。シリアル/パラレル変換された画像1ライン分のデータ(電子放出素子n素子分の駆動データに相当)は、Id1乃至Idnのn個の並列信号として前記シフトレジスタ104より出力される。

【0109】ラインメモリ105は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路103より送られる制御信号Tmryに従って適宜Id1乃至Idnの内容を記憶する。記憶された内容は、Id'1乃至Id'nとして出力され、変調信号発生器107に入力される。

【0110】変調信号発生器107は、画像データI d'1乃至Id'nの各々に応じて、表面伝導型電子放 50 18

出索子の各々を適切に駆動変調する為の信号源であり、 その出力信号は、端子Dy1乃至Dynを通じて表示パ ネル101内の表面伝導型電子放出素子に印加される。 【0111】前述したように、本発明を適用可能な電子 放出素子は放出電流Ieに関して以下の基本特性を有し ている。即ち、電子放出には明確なしきい値電圧Vth があり、Vth以上の電圧が印加された時のみ電子放出 が生じる。電子放出しきい値以上の電圧に対しては、素 子への印加電圧の変化に応じて放出電流も変化する。こ のことから、本素子にパルス状の電圧を印加する場合、 例えば電子放出しきい値電圧以下の電圧を印加しても電 子放出は生じないが、電子放出しきい値電圧以上の電圧 を印加する場合には電子ビームが出力される。その際、 パルスの波高値Vmを変化させることにより、出力電子 ビームの強度を制御することが可能である。また、パル スの幅Pwを変化させることにより、出力される電子ビ ームの電荷の総量を制御することが可能である。

【0112】従って、入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器107としては、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの波高値を変調できるような電圧変調方式の回路を用いることができる。パルス幅変調方式を実施するに際しては、変調信号発生器107として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

【0113】シフトレジスタ104やラインメモリ10 5は、デジタル信号式のものでもアナログ信号式のもの でも採用できる。画像信号のシリアル/パラレル変換や 記憶が所定の速度で行なわれれば良いからである。

【0114】デジタル信号式を用いる場合には、同期信 号分離回路106の出力信号DATAをデジタル信号化 する必要があるが、これには同期信号分離回路106の 出力部にA/D変換器を設ければ良い。これに関連して ラインメモリ105の出力信号がデジタル信号かアナロ グ信号かにより、変調信号発生器107に用いられる回 路が若干異なったものとなる。即ち、デジタル信号を用 いた電圧変調方式の場合、変調信号発生器107には、 例えばD/A変換回路を用い、必要に応じて増幅回路等 を付加する。パルス幅変調方式の場合、変調信号発生器 107には、例えば高速の発振器及び発振器の出力する 波数を計数する計数器(カウンタ)及び計数器の出力値 と前記メモリの出力値を比較する比較器(コンパレー タ)を組み合わせた回路を用いる。必要に応じて、比較 器の出力するパルス幅変調された変調信号を表面伝導型 電子放出素子の駆動電圧にまで電圧増幅するための増幅 器を付加することもできる。

0 【0115】アナログ信号を用いた電圧変調方式の場

合、変調信号発生器107には、例えばオペアンプ等を 用いた増幅回路を採用でき、必要に応じてレベルシフト 回路等を付加することもできる。パルス幅変調方式の場 合には、例えば電圧制御型発振回路(VCO)を採用で き、必要に応じて表面伝導型電子放出素子の駆動電圧に まで電圧増幅するための増幅器を付加することもでき る.

【0116】このような構成をとり得る本発明を適用可 能な画像形成装置においては、各電子放出素子に、容器 外端子Dx1乃至Dxm、Dy1乃至Dynを介して電 10 圧を印加することにより、電子放出が生じる。高圧端子 87を介してメタルバック85あるいは透明電極(不図 示)に高圧を印加し、電子ビームを加速する。加速され た電子は、蛍光膜84に衝突し、発光が生じて画像が形 成される。

【0117】ここで述べた画像形成装置の構成は、本発 明を適用可能な画像形成装置の一例であり、本発明の技 術思想に基づいて種々の変形が可能である。入力信号に ついてはNTSC方式を挙げたが、入力信号はこれに限 られるものではなく、PAL、SECAM方式等の他、 これらよりも多数の走査線からなるTV信号(例えば、 MUSE方式をはじめとする高品位TV)方式をも採用 できる。

【0118】次に、前述の梯子型配置の電子源及び画像 形成装置について、図12及び図13を用いて説明す る。

【0119】図12は、梯子型配置の電子源の一例を示 す模式図である。図12において、110は電子源基 板、111は電子放出素子である。112は、電子放出 素子111を接続するための共通配線D1~D10であ 30 り、これらは外部端子として引き出されている。電子放 出素子111は、基板110上に、X方向に並列に複数 個配置されている(これを素子行と呼ぶ)。この素子行 が複数個配置されて、電子源を構成している。各素子行 の共通配線間に駆動電圧を印加することで、各素子行を 独立に駆動させることができる。即ち、電子ビームを放 出させたい素子行には、電子放出しきい値以上の電圧を 印加し、電子ビームを放出させたくない素子行には、電 子放出しきい値以下の電圧を印加する。各素子行間に位 置する共通配線D2~D9は、例えばD2とD3、D4 とD5、D6とD7、D8とD9を一体の同一配線とす ることもできる。

【0120】図13は、梯子型配置の電子源を備えた画 像形成装置におけるパネル構造の一例を示す模式図であ る。120はグリッド電極、121は電子が通過するた めの開口、D1乃至Dmは容器外端子、G1乃至Gnは グリッド電極120と接続された容器外端子である。1 10は各素子行間の共通配線を同一配線とした電子源基 板である。 図13においては、 図9、 図12に示した部 位と同じ部位には、これらの図に付したのと同一の符号 50 極2,3を形成した(図3(a)参照)。

を付している。ここに示した画像形成装置と、図9に示 した単純マトリクス配置の画像形成装置との大きな違い は、電子源基板110とフェースプレート86の間にグ リッド電極120を備えているか否かである。

【0121】図13においては、基板110とフェース プレート86の間には、グリッド電極120が設けられ ている。グリッド電極120は、表面伝導型電子放出素 子111から放出された電子ビームを変調するためのも のであり、梯子型配置の素子行と直交して設けられたス トライプ状の電極に電子ビームを通過させるため、各素 子に対応して1個ずつ円形の開口121が設けられてい る。グリッド電極の形状や配置位置は、図13に示した ものに限定されるものではない。例えば、開口としてメ ッシュ状に多数の通過口を設けることもでき、グリッド 電極を表面伝導型電子放出素子の周囲や近傍に設けるこ ともできる。

【0122】容器外端子122D1乃至Dm及びグリッ ド容器外端子123G1乃至Gnは、不図示の制御回路 と電気的に接続されている。

20 【0123】本例の画像形成装置では、素子行を1列ず つ順次駆動(走査)して行くのと同期してグリッド電極 列に画像1ライン分の変調信号を同時に印加する。これ により、各電子ビームの蛍光体への照射を制御し、画像 を1ラインずつ表示することができる。

【0124】以上説明した本発明の画像形成装置は、テ レビジョン放送の表示装置、テレビ会議システムやコン ピューター等の表示装置の他、感光性ドラム等を用いて 構成された光プリンターとしての画像形成装置等として も用いることができる。

【0125】

【実施例】以下に、実施例を挙げて本発明を更に詳述す る。

【0126】実施例1

本実施例で用いた表面伝導型電子放出素子の構成は、図 1 (a), (b) に示されるものと同様である。

【0127】表面伝導型電子放出素子の製法は、基本的 には図3及び図4で説明した方法と同様である。以下、 図1,図3,図4を用いて、本実施例で用いた表面伝導 型電子放出素子の基本的な構成及び製造法を説明する。

40 【0128】工程-a

清浄化した青板ガラス上に厚さ0.5μmのシリコン酸 化膜をスパッタ法で形成した基板 1 上に、素子電極間ギ ャップLとなるべきパターンをフォトレジスト (RD-2000N-41・日立化成社製)で形成し、真空蒸着 法により厚さ5nmのTi、厚さ30nmのPtを順次 堆積した。

【0129】フォトレジストパターンを有機溶剤で溶解 し、Pt/Ti堆積膜をリフトオフし、素子電極間隔し は10μmとし、素子電極の幅Wが100μmの素子電

22

【0130】工程-b

次に、導電性膜4の所望のパターンを形成するためのマスクをフォトレジスト(RD-2000N-41・日立化成社製)により形成し、その上にスパッタ蒸着法により膜厚30nmのPt膜を堆積させ、導電性膜4を形成した。その後、フォトレジストパターンを有機溶剤で溶解し、Pt膜をリフトオフして所望のパターンを形成した(図3(b)参照)。

【0131】以上の工程により、基板1上に素子電極 2,3及び導電性膜4を形成した。

【0132】工程-c

その後、導電性膜4の中央部を集束イオンビーム(FIB)により局所的に除去して電気的に完全に絶縁し、狭間除長さW'=100μm、狭間隙の幅L'=100nmの狭間隙6を形成した(図3(c)、図4(a)参照)。超高分解能電界放出型電子顕微鏡により、狭間隙の幅L'のばらつきは10%以下であり、狭間隙の幅L'が略一定であることが確認された。

【0133】工程-d

次に、加速電圧が30kV、イオン電流が100pA、イオン源がGaである集東イオンビーム (FIB)を用いて、狭間隙内に微粒子を分散させ、電子放出部5を形成した(図4(b),(c)参照)。すなわち、試料全体を狭間隙方向に水平面から70°斜めに傾け、FIBを用いて、導電性膜4と狭間隙の段差部を選択的に1分間スパッタし、狭間隙内に導電性膜4を構成する微粒子を分散させた。微粒子分散工程後の狭間隙内の状態は、超高分解能電界放出型電子顕微鏡により確認した。このとき、微粒子は狭間隙内に粒径が平均2nm程度の粒子が面積専有率で約50%程度を占めていた。

【0134】工程-e

次に、この表面伝導型電子放出素子を図6の測定評価系に設置し、真空ポンプ56にて排気して2×10⁻⁶Torの真空度に達した後、電源51より素子電極2,3間に電圧を印加し、活性化処理を行ったところ、素子電流If及び放出電流Ieが著しく変化して増加した(図3(d)参照)。

【0135】活性化処理の電圧波形は、図5(a)に示す矩形波を使用した。

【0136】図5(a)に示すT1とT2は電圧波形の 40 パルス幅とパルス間隔であり、本実施例ではT1を5ミ リ秒、T2を50ミリ秒とし、矩形波の波高値は14V として行った。活性化処理に要した時間は、40分間で あった。

【0137】更に、以上のように作成した表面伝導型電子放出素子の電子放出特性を、上述の図6の測定評価系を用いて測定した。この表面伝導型電子放出素子及びアノード電極54は真空装置55内に設置されており、その真空装置55には排気ポンプ56及び不図示の真空計等の機器が具備されており、所望の真空雰囲気下で表面 50

伝導型電子放出素子の測定評価を行えるようになっている.

【0138】尚、図6におけるアノード電極54と表面 伝導型電子放出素子の距離Hを4mm、アノード電極5 4の電位を1kV、電子放出特性測定時の真空装置内の 真空度は1×10-6Torrとした。

【0139】その結果、素子電流 I f 及び放出電流 I e を測定したところ、図7に示したような電流-電圧特性が得られた。本実施例の表面伝導型電子放出素子では、

10 素子電圧10V程度から急激に放出電流 I e が増加し、 素子電圧14Vでは素子電流 I f が1.0mA、放出電 流 I e が1.0 μ A となり、電子放出効率 n = I e / I f は0.1%であった。

【0140】次に、同様な方法で10素子を作製し、素子毎の電子放出効率のばらつきを測定したところ、ばらつきが6%であった。

【0141】本実施例の表面伝導型電子放出素子は、FIBにより狭間隙を形成し、微粒子分散工程を経ている。したがって、本実施例によれば、狭間隙内に微粒子を分散させたことにより、活性化処理に要する時間が短縮され、電子放出特性のばらつきが少ない表面伝導型電子放出素子を作製することができる。加えて、狭間隙内への微粒子分散手法としてFIBを用いているので、試料の移動等を伴わず、そのまま微粒子分散工程まで行うことができる。

【0142】実施例2

実施例2では、工程-dまで実施例1と同様にして表面 伝導型電子放出素子を作製した後、この素子を図6の測定評価系に設置した。真空装置55内をイオンポンプで 充分に真空排気した後、約2×10⁻³Torrのアセトンを導入して、電源51より素子電極2,3間に電圧を 印加し、活性化処理を行った。このようにして活性化処理を行った本実施例の表面伝導型電子放出素子では、約40分で素子電流If及び放出電流Ieが著しく変化して 増加するようになり、電子放出部5が形成され、活性 化処理を終了した。本実施例における活性化処理の電圧 波形は、実施例1と全く同様にして行った。

【0143】以上のように作成した表面伝導型電子放出素子について、実施例1と同様に図6の測定評価系を用いて素子電流If及び放出電流Ieを測定したところ、図7に示したような電流一電圧特性が得られた。本実施例の表面伝導型電子放出素子では、素子電圧10V程度から急激に放出電流Ieが増加し、素子電圧14Vでは素子電流Ifが1.3mA、放出電流Ieが1.3μAとなり、電子放出効率η=Ie/Ifは0.1%であった。

【0144】次に、同様な方法で10素子を作製し、素子毎の電子放出効率のばらつきを測定したところ、ばらつきが5%であった。

50 【0145】本実施例によれば、狭間隙内に微粒子を分

散させたことにより、活性化処理に要するアセトンの分 圧が通常の通電処理を行う表面伝導型電子放出素子に比 べて少なくて済み、又、活性化処理の開始をより早め、 電子放出特性のばらつきが少ない表面伝導型電子放出素 子を作製することができることが判る。

【0146】実施例3

実施例3では、金属Niの抵抗加熱蒸着により導電性膜4の形成を行った以外、実施例1の工程ーdまでと同様にして表面伝導型電子放出素子を作製した。活性化工程は、実施例2と同様の条件でアセトンを用いて行った。【0147】以上のように作成した表面伝導型電子放出素子について、図6の測定評価系を用いて素子電流If及び放出電流Ieを測定したところ、図7に示したような電流一電圧特性が得られた。本実施例の表面伝導型電子放出素子では、素子電圧10V程度から急激に放出電流Ieが増加し、素子電圧14Vでは素子電流Ifが1.5mA、放出電流Ieが1.7μAとなり、電子放出効率η=Ie/Ifは0.11%であった。

【0148】次に、同様な方法で10素子を作製し、素子毎の電子放出効率のばらつきを測定したところ、ばらつきが5%であった。

【0149】本実施例によって作製された表面伝導型電子放出素子を透過型電子顕微鏡により観察したところ、狭間除近傍に極めて結晶性の高いグラファイトカーボンが堆積しているのが観察された。本実施例にれば、狭間隙内に微粒子を分散させたことによる活性化時間の短縮の効果に加え、金属Ni上に堆積するカーボンの結晶向上の効果により、電子放出効率が実施例1及び2と比較して高かったことを示している。

【0150】本実施例では、導電性膜4を形成する材料 30 を最適化することで、本発明の効果をさらに大きくすることができることを示唆している。

【0151】実施例4

図8に示したように、多数の表面伝導型電子放出素子74を単純マトリクス配置した基板71に対して、夫々実施例1と同様にしてFIBにより導電性膜4の中央部に狭間隙を形成した後、微粒子分散工程を経て、活性化処理を行い電子源基板を形成した。活性化処理は図5

(a) の矩形波を使用し、電圧波形のパルス幅T1を5 ミリ秒、パルス間隔T2を50ミリ秒とし、矩形波の波 高値(活性化時のピーク電圧)を14Vで、約1×10 -5の真空雰囲気下で行った。

【0152】次に、このようにして作成した電子源基板を用いて画像形成装置を構成した例を、図9と図10を 用いて説明する。

配置し、フェースプレート86、支持枠82、リアプレート81の接合部にフリットガラスを塗布し、大気中で400℃10分焼成することで封着した。またリアプレート81への基板71の固定もフリットガラスで行った。

【0154】図9において、72,73は夫々X方向及びY方向配線である。

【0155】蛍光膜84は、モノクロームの場合は蛍光体92のみからなるが、本実施例では蛍光体92はスト 10 ライプ形状(図10(a))を採用し、先にブラックストライプを形成し、その間隙部に各色蛍光体92を塗布して蛍光膜84を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。

【0156】ガラス基板83に蛍光体92を塗布する方法としてはスラリー法を用いた。また、蛍光膜84の内面側にはメタルバック85を設けた。メタルバック85は、蛍光膜84の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、A1を真空蒸着することで作製した。

【0157】フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外面側に透明電極が設けられる場合もあるが、本実施例では、メタルバック85のみで十分な導電性が得られたので省略した。【0158】前述の封着を行う際、カラーの場合は各色蛍光体92と表面伝導型電子放出素子74とを対応させなくてはいけないため、十分な位置合わせを行った。

【0159】以上のように完成した本発明の画像形成装置において、外部端子D×1ないしD×mとDy1ないしDynを通じ、走査信号及び変調信号を不図示の信号発生手段より夫々表面伝導型電子放出素子74に印加することにより電子放出させると共に、高圧端子87を通じてメタルバック85あるいは透明電極(不図示)に数kV以上の高圧を印加して、電子ビームを加速し、蛍光膜84に衝突させ、励起・発光させることで画像の表示が得られた。

【0160】実施例5

40

図14は、実施例4の画像形成装置(ディスプレイパネル)を、例えばテレビジョン放送を初めとする種々の画像情報源より提供される画像情報を表示できるように構成した本発明の画像形成装置の一例を示す図である。 【0161】図中1700はディスプレイパネル、17

【0161】図中1700はディスプレイパネル、1701はディスプレイパネルの駆動回路、1702はディスプレイコントローラ、1703はマルチプレクサ、1704はデコーダ、1705は入出力インターフェース回路、1706はCPU、1707は画像生成回路、1708及び1709及び1710は画像メモリーインターフェース回路、1711は画像入力インターフェース回路、1712及び1713はTV信号受信回路、1714は3力部である

【0162】尚、本画像形成装置は、例えばテレビジョン信号のように、映像情報と音声情報の両方を含む信号を受信する場合には当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信、分離、再生、処理、記憶等に関する回路やスピーカー等については説明を省略する。

【0163】以下、画像信号の流れに沿って各部の機能 を説明する。

【0164】まず、TV信号受信回路1713は、例えば電波や空間光通信等のような無線伝送系を用いて伝送 10されるTV信号を受信するための回路である。

【0165】受信するTV信号の方式は特に限られるものではなく、例えばNTSC方式、PAL方式、SECAM方式等、いずれの方式でもよい。また、これらより更に多数の走査線よりなるTV信号、例えばMUSE方式を初めとする所謂高品位TVは、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。

【0166】TV信号受信回路1713で受信されたT V信号は、デコーダ1704に出力される。

【0167】TV信号受信回路1712は、例えば同軸ケーブルや光ファイバー等のような有線伝送系を用いて伝送されるTV信号を受信するための回路である。前記TV信号受信回路1713と同様に、受信するTV信号の方式は特に限られるものではなく、また本回路で受信されたTV信号もデコーダ1704に出力される。

【0168】画像入力インターフェース回路1711 は、例えばTVカメラや画像読み取りスキャナーなどの 画像入力装置から供給される画像信号を取り込むための 回路で、取り込まれた画像信号はデコーダ1704に出 30 力される。

【0169】画像メモリーインターフェース回路1710は、ビデオテープレコーダー(以下VTRと略す)に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ1704に出力される。

【0170】画像メモリーインターフェース回路170 9は、ビデオディスクに記憶されている画像信号を取り 込むための回路で、取り込まれた画像信号はデコーダ1 704に出力される。

【0171】画像メモリーインターフェース回路1708は、静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ1704に入力される。

【0172】入出力インターフェース回路1705は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンターなどの出力装置とを接続するための回路である。画像データや文字・図形情報の入出力を行うのは勿論のこと、場合によっては本画像形成装置の備えるCPU1706と外部との間で制御

50

信号や数値データの入出力などを行うことも可能である。

【0173】画像生成回路1707は、前記入出力インターフェース回路1705を介して外部から入力される画像データや文字・図形情報や、あるいはCPU1706より出力される画像データや文字・図形情報に基づき、表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリーや、文字コードに対応する画像パターンが記憶されている読み出し専用メモリーや、画像処理を行うためのプロセッサー等を初めとして、画像の生成に必要な回路が組み込まれている。【0174】本回路により生成された表示用画像データは、デコーダ1704に出力されるが、場合によっては前記入出力インターフェース回路1705を介して外部のコンピュータネットワークやプリンターに出力することも可能である。

【0175】CPU1706は、主として本表示装置の 動作制御や、表示画像の生成や選択や編集に関わる作業 20 を行う。

【0176】例えば、マルチプレクサ1703に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。その際には表示する画像信号に応じてディスプレイパネルコントローラ1702に対して制御信号を発生し、画面表示周波数や走査方法(例えばインターレースかノンインターレースか)や一画面の走査線の数など表示装置の動作を適宜制御する。また、前記画像生成回路1707に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路1705を介して外部のコンピュータやメモリーをアクセスして画像データや文字・図形情報を入力する。

【0177】尚、CPU1706は、これ以外の目的の作業にも関わるものであってよい。例えば、パーソナルコンピュータやワードプロセッサ等のように、情報を生成したり処理する機能に直接関わってもよい。あるいは前述したように、入出力インターフェース回路1705を介して外部のコンピュータネットワークと接続し、例えば数値計算等の作業を外部機器と協同して行ってもよ40い。

【0178】入力部1714は、前記CPU1706に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、例えばキーボードやマウスの他、ジョイスティック、バーコードリーダー、音声認識装置等の多様な入力機器を用いることが可能である。【0179】デコーダ1704は、前記1707ないし1713より入力される種々の画像信号を3原色信号、又は輝度信号と1信号、Q信号に逆変換するための回路である。尚、図中に点線で示すように、デコーダ170

4は内部に画像メモリーを備えるのが望ましい。これ

は、例えばMUSE方式を初めとして、逆変換するに際 して画像メモリーを必要とするようなテレビ信号を扱う ためである。

【0180】画像メモリーを備える事により、静止画の表示が容易になる。あるいは前記画像生成回路1707及びCPU1706と協同して、画像の間引き、補間、拡大、縮小、合成を初めとする画像処理や編集が容易になるという利点が得られる。

【0181】マルチプレクサ1703は、前記CPU1706より入力される制御信号に基づき、表示画像を適10宜選択するものである。即ち、マルチプレクサ1703はデコーダ1704から入力される逆変換された画像信号の内から所望の画像信号を選択して駆動回路1701に出力する。その場合には、一画面表示時間内で画像信号を切り換えて選択することにより、所謂多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。

【0182】ディスプレイパネルコントローラ1702は、前記CPU1706より入力される制御信号に基づき、駆動回路1701の動作を制御するための回路である。

【0183】ディスプレイパネルの基本的な動作に関わるものとして、例えばディスプレイパネルの駆動用電源(図示せず)の動作シーケンスを制御するための信号を駆動回路1701に対して出力する。ディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法(例えばインターレースかノンインターレースか)を制御するための信号を駆動回路1701に対して出力する。また、場合によっては、表示画像の輝度やコントラストや色調やシャープネスといった画質の調 30整に関わる制御信号を駆動回路1701に対して出力する場合もある。

【0184】駆動回路1701は、ディスプレイパネル 1700に印加する駆動信号を発生するための回路であ り、前記マルチプレクサ1703から入力される画像信 号と、前記ディスプレイパネルコントローラ1702よ り入力される制御信号に基づいて動作するものである。 【0185】以上、各部の機能を説明したが、図14に 例示した構成により、本画像形成装置においては多様な 画像情報源より入力される画像情報をディスプレイパネ 40 ル1700に表示することが可能である。即ち、テレビ ジョン放送を初めとする各種の画像信号は、デコーダ1 704におて逆変換された後、マルチプレクサ1703 において適宜選択され、駆動回路1701に入力され る。一方、デイスプレイコントローラ1702は、表示 する画像信号に応じて駆動回路1701の動作を制御す るための制御信号を発生する。駆動回路1701は、上 記画像信号と制御信号に基づいてディスプレイパネル1 700に駆動信号を印加する。これにより、ディスプレ イパネル1700において画像が表示される。これらの 50

一連の動作は、CPU1706により統括的に制御される。

【0186】本画像形成装置においては、前記デコーダ 1704に内蔵する画像メモリや、画像生成回路170 7及び情報の中から選択したものを表示するだけでな く、表示する画像情報に対して、例えば拡大、縮小、回 転、移動、エッジ強調、間引き、補間、色変換、画像の 縦横比変換等を初めとする画像処理や、合成、消去、接 続、入れ換え、嵌め込み等を初めとする画像編集を行う ことも可能である。また、本実施例の説明では特に触れ なかったが、上記画像処理や画像編集と同様に、音声情 報に関しても処理や編集を行なうための専用回路を設け てもよい。

【0187】従って、本画像形成装置は、テレビジョン放送の表示機器、テレビ会議の端末機器、静止画像及び動画像を扱う画像編集機器、コンピュータの端末機器、ワードプロセッサを初めとする事務用端末機器、ゲーム機などの機能を一台で兼ね備えることが可能で、産業用あるいは民生用として極めて応用範囲が広い。

) 【0188】尚、図14は、表面伝導型電子放出素子を電子ビーム源とする表示パネルを用いた画像形成装置とする場合の構成の一例を示したに過ぎず、本発明の画像形成装置がこれのみに限定されるものでないことは言うまでもない。

【0189】例えば図14の構成要素の内、使用目的上必要のない機能に関わる回路は省いても差し支えない。また、これとは逆に、使用目的によっては更に構成要素を追加してもよい。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ、音声マイク、照明機、モデムを含む送受信回路等を構成要素に追加するのが好適である。

【0190】本画像形成装置においては、とりわけ表面 伝導型電子放出素子を電子源としているので、デイスプレイパネルの薄型化が容易なため、画像形成装置の奥行 きを小さくすることができる。それに加えて、表面伝導 型電子放出素子を電子ビーム源とする表示パネルは大画 面化が容易で輝度が高く視野角特性にも優れるため、画 像形成装置は臨場感にあふれ、迫力に富んだ画像を視認 性良く表示することが可能である。

) 【0191】比較例1

比較例1の表面伝導型電子放出素子の製造方法を述べる。本比較例の表面伝導型電子放出素子の構成は、図1(a),(b)に示したものと同様である。

【0192】清浄化した青板ガラス上に厚さ0.5μmのシリコン酸化膜をスパッタ法で形成した基板1上に、素子電極間ギャップしとなるべきパターンをフォトレジスト(RD-2000N-41・日立化成社製)で形成し、真空蒸着法により厚さ5nmのTi、厚さ100nmのNiを順次堆積した。

【0193】フォトレジストパターンを有機溶剤で溶解

40

し、Ni /Ti 堆積膜をリフトオフし、素子電極間隔 L は 10 μ m とし、素子電極の幅W が 3 0 0 μ m の素子電極 2 2 3 を形成した。

【0194】その後、不図示のマスクにより膜厚100 nmのCr膜を真空蒸着法により堆積、パターニングし、その上に酢酸Pdをスピンナーにより回転塗布し、300℃で10分間の加熱焼成処理をした。また、こうして形成された主元素としてPdよりなる微粒子から形成される導電性膜4の膜厚は10nm、シート抵抗値は2×10-4Ω/□であった。

【0195】Cr膜及び焼成後の導電性膜4を酸エッチャントによりエッチングして所望のパターンを形成した。

【0196】次に、作製した表面伝導型電子放出素子を図6の測定評価系に設置し、真空装置55内を真空ボンプ56により排気して2×10⁻⁶Torrの真空度に達した後、素子電極2,3間に素子電圧Vfを印加し、通電処理(フォーミング処理)した。フォーミング処理の電圧波形は図5(b)に示すように、パルス幅T1を1ミリ秒とし、パルス間隔T2を10ミリ秒とし、三角波 20の波高値(フォーミング時のピーク電圧)を0.1Vステップで昇圧し、フォーミング処理を行った。フォーミング処理の終了は、抵抗測定パルスでの測定値が約1Mの以上になった時とし、同時に素子電極2,3間への電圧の印加を終了した。

【0197】そして、フォーミング工程を終了した表面 伝導型電子放出素子を図6の測定評価系に設置したまま、2×10⁻⁵Torrの真空度下で、素子電極2,3 間に素子電圧Vfを印加し、活性化処理を行った。活性 化処理の電圧波形は図5(a)に示すような矩形波を使30 用し、パルス幅T1を5ミリ秒とし、パルス間隔T2を 50ミリ秒とし、矩形波の波高値(活性化時のピーク電 圧)を14Vとして行った。活性化処理に要した時間 は、60分であった。

【0198】以上のように作成した比較例1の表面伝導型電子放出素子について、図6の測定評価系を用いて電子放出特性を測定したところ、素子電圧10V程度から急激に放出電流Ieが増加し、素子電圧14Vでは素子電流Ifが0.8mA、放出電流Ieが0.62μAとなり、電子放出効率η=Ie/Ifは0.08%であった。

【0199】次に、同様な方法で10素子を作製し、素子毎の電子放出効率のばらつきを測定したところ、ばらつきが15%であった。

【0200】比較例2

比較例2では、フォーミング工程まで比較例1と同様の 製造工程を経た後、引き続き表面伝導型電子放出素子を 図6の測定評価系に設置したまま、イオンボンプで充分 に真空排気した後に、約1×10⁻⁵Torrのアセトン を導入して、素子電極間に素子電圧Vfを印加し、活性 50 化処理を行った。活性化処理の電圧波形は、比較例1と 同様である。

【0201】しかしながら、約 1×10^{-5} Torrのアセトンでは活性化しなかったので、アセトンの分圧を約 2×10^{-3} Torrまで増加させると、60分で活性化した。

【0202】以上のように作成した比較例2の表面伝導型電子放出素子について、図6の測定評価系を用いて電子放出特性を測定したところ、素子電圧10V程度から急激に放出電流Ieが増加し、素子電圧12Vでは素子電流Ifが1.0mA、放出電流Ieが0.78μAとなり、電子放出効率の=Ie/Ifは0.08%であった。

【0203】次に、同様な方法で10素子を作製し、素子毎の電子放出効率のばらつきを測定したところ、ばらつきが13%であった。

[0204]

【発明の効果】以上説明したように、本発明によれば、素子電極間を連絡する導電性膜に、微細加工技術により 0.3 μ m 以下で略一定の幅の狭間隙が形成され、該狭間隙及び導電性膜に高速イオンが照射されることによって、狭間隙内に導電性膜を構成する物質を主成分とする微粒子が均一に形成されるので、狭間隙内の状態を均一にすることができ、その後の活性化を均一に行うことができるため、電子放出特性のばらつきを小さくすることができる。よって、通常の通電フォーミングによって導電性膜に狭い間隙(亀裂)が形成された表面伝導型電子放出素子よりも活性化時間が短縮され、導入ガス圧を減少させることができる。

【0205】また、微細加工技術を用いて狭間隙を作製しているので、従来のような通電処理もしくは熱処理によるフォーミング処理を施さずに活性化処理を施すことができ、フォーミング処理によって生じる破壊、変形領域の幅にばらつきを持った素子に対して活性化工程を施した場合に生じるリーク領域及び不活性領域をできるだけ少なくすることができる。

【0206】したがって、本発明の表面伝導型電子放出素子によれば、素子長さ(狭間隙の長さ)に相当する全領域から電子放出し、且つ各表面伝導型電子放出素子間の電子放出特性が極めて均一であることから、均一性の高い電子源及び画像形成装置を実現することができる。また、本発明の表面伝導型電子放出素子にはリーク領域が存在しないため、電子放出特性が安定で、電子放出効率が高い表面伝導型電子放出素子を得ることができ、高輝度で動作安定性に優れた画像形成装置を実現することができる。

【0207】さらに、入力信号に応じて電子を放出する電子源において、上記の電子放出素子を複数個配置した電子源であって、基体に複数の素子を複数個並列に配置し、個々の素子の両端を配線に接続した素子の行を複数

もち、更に変調手段を有している配置法、あるいは基体に互いに電気的に絶縁されたm本のX方向配線とn本のY方向配線とに、該電子放出素子の一対の素子電極とを接続した電子放出素子を複数個配列した配置とする電子源とすることで、安定で歩留り良い画像形成装置を作製することができる。

【0208】そして、画像形成装置においては、入力信号に基づいて画像を形成する装置であって、少なくとも画像形成部材と上記電子源より構成された画像形成装置であるため、安定で制御された電子放出特性を有する画 10像形成装置が得られる。例えば蛍光体を画像形成部材とする画像形成装置においては、低電流で明るく高品位なカラーフラットテレビが実現された。

【図面の簡単な説明】

【図1】本発明の平面型表面伝導型電子放出素子を示す 概略的構成図である。

【図2】本発明の垂直型表面伝導型電子放出素子を示す 概略的構成図である。

【図3】本発明の表面伝導型電子放出素子の製造方法を示す図である。

【図4】本発明の表面伝導型電子放出素子の製造方法を示す図である。

【図5】活性化処理に用いる電圧波形の例を示す図である。

【図6】本発明の表面伝導型電子放出素子の測定評価系の一例を示す概略的構成図である。

【図7】本発明の表面伝導型電子放出素子の放出電流ー素子電圧特性(I-V特性)を示す図である。

【図8】単純マトリクス配置の本発明の電子源の概略的 構成図である。

【図9】単純マトリクス配置の電子源を用いた木発明の 画像形成装置に用いる表示パネルの概略的構成図である 【図10】図9の表示パネルにおける蛍光膜を示す図で ある。

【図11】図9の表示パネルを駆動する駆動回路の一例を示す図である。

【図12】梯型配置の電子源の概略的平面図である。

【図13】梯型配置の電子源を用いた本発明の画像形成 装置に用いる表示パネルの概略的構成図である。


【図14】実施例5における画像形成装置を示すブロッ 40 ク図である。


【図15】従来の平面型表面伝導型電子放出素子を示す 概略的構成図である。


【符号の説明】


- 1 基体
- 2,3 素子電極
- 4 導電性膜
- 5 電子放出部
- 6 狭間隙
- 21 段差形成部


- 50 素子電流 I f を測定するための電流計
- 51 電源
- 52 放出電流 I eを測定するための電流計
- 53 高圧電源
- 54 アノード電極
- 55 真空装置
- 56 排気ポンプ
- 57 ガス導入管
- 71 基板
- 10 72 X方向配線(下配線)
 - 73 Y方向配線(上配線)
 - 74 表面伝導型電子放出素子
 - 75 結線
 - 81 リアプレート
 - 82 支持枠
 - 83 ガラス基板
 - 84 蛍光膜
 - 85 メタルバック
 - 86 フェースプレート
- 20 87 高圧端子
 - 88 外囲器
 - 91 黒色導伝材
 - 92 蛍光体
 - 101 表示パネル
 - 102 走査回路
 - 103 制御回路
 - 104 シフトレジスタ
 - 105 ラインメモリ
 - 106 同期信号分離回路
- 30 107 変調信号発生器
 - 111 表面伝導型電子放出素子
 - 112 共通配線
 - 120 グリッド電極
 - 121 開口
 - 1700 ディスプレイパネル
 - 1701 駆動回路
 - 1702 ディスプレイコントローラ
 - 1703 マルチプレクサ
 - 1704 デコーダ
- 0 1705 入出力インターフェース回路
 - 1706 CPU
 - 1707 画像生成回路
 - 1708 画像メモリーインターフェース回路
 - 1709 画像メモリーインターフェース回路
 - 1710 画像メモリーインターフェース回路
 - 1711 画像入力インターフェース回路
 - 1712 TV信号受信回路
 - 1713 TV信号受信回路
 - 1714 入力部






















【図14】

